# 份日本国特許庁(JP)

⑩特許出聞公開

# @ 公開特許公報(A) 平1-173149

@Int\_Cl\_⁴

為別記号

厅内整理番号

❷公開 平成1年(1989)7月7日

G 06 F 13/28

310

M-8840-5B

審査請求 未請求 発明の数 1 (全7頁)

❷発明の名称

メモリモジユール

**9特 顕 昭62-330083** 

**经出 期 昭62(1987)12月28日** 

<sup>60</sup> 発明者 押川 和使 <sup>60</sup> 出題人 株式会社東芝 東京都府中市東芝町1番地 株式会社東芝府中工場内

神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

明 職 無

兄明の名称
 メモリモジュール

2. 特許請求の美国

アドレス受びにデータの転送に共用されるア ドレス/データライン</u>および各種コントロール情報の転送に供されるコントロールラインを有する システムパスに接続されるメモリ内灘のメモリモ ジュールにおいて、

上記システムパスを介して上記メモリモジュールを利用する利用モジュールから上記システムパスのアドレス/データラインを介して与えられるアクセス領域先輩アドレスをラッチするカウンタ機能付きアドレスパッファであって、上記メモリのアドレスを抱定するアドレスパッファと、上記メモリと上記アドレス/データラインとの間のデータ入出力を行なうスワップ手段と、上記利用モジュールから上記システムパスのコントロールラインを介して与えられるデータ転送要求を受け、上記メモリのリード/ライト制御、上記アドレス

<u>パァファのカウント</u>角作制御および上記スワップ 手段の制御を行なうパスインタフェースとを具備 することを特徴とするメモリモジュール。

3. 発明の詳細な説明

【発明の目的】

(直貫上の利用分野)。

この見明は、システムパスを介してアクセス されるメモリ内蔵のメモリモジュールに買する。

(従来の技術)

世来、メモリ内食のメモリモシュールは、第3回において行列10aで示すように構成されており、例えばコントロールライン21a、アドレスライン22aおよびデータライン23aから減るシステムバス20aに接続して用いられていた。第3回の世来構成において、メモリモジュール10aとその利用モジュール(図示せず)との第でシステムバス20aを介してデータを送を行なう場合の身作を、利用モジュールの処理データ幅が1パイト、メモリモジュール10aが有するメモリ11aのワード幅が4パイトであるものとしてデータリードを供に

哭呀了 .

まず、利用モジュールからデータを送輩は 31a がコントロールライン21a に、メモリアドレ ス(リードアドレスデータ)32aゟアドレスライ ン22mに、それぞれ出力される。コントロールラ イン21a上のデータ転送費ま31aおよびアドレス ライン22m上のメモリアドレス32mの下位アドレ ス(ここでは2ピット)32ac は、メモリモクュ ール10m内のパスインタフェース12mに伝達され る。パスインタフェース12a は、利用モジュール からの上記データを送費まりるを受け、問題ま 31eがデータリードを示していることを検出する と、メモリ11aに対してリードイネーブル世号: 334 を出力する。またパスインタフェース12e は、 要求元利用モジュールの処理データ場と上記メモ リアドレス328の下位アドレス(2ピット) 32a」とをもとにデータのスワップ情報34aを生 成し、月気能34点をスワッパ13点に出力する。--方、アドレスライン22g トのメモリアドレス32g の下位2ピットを除く上位アドレス32a゚ は、メ

モリモジュール10万のアドレスパッファ14aに伝達され、同パッファ14aにラッチされる。アドレスパッファ14aにラッチされた上位アドレス32auは、メモリ11aに対するワードアドレス35aとして貫メモリ11aに出力される。

さて、パスインタフェース12aからメモリ
11aにリードイネーアル信号33aが出力され と、
アドレスパッファ14aからのワードアドレス35a
によって推定されるメモリ12のワードデータ(4
パイト)36aがスワッパ13aに独出される。スワッパ13aは、メモリ11aからの独出しデータ36a
をパスインタフェース12aからのスワップ管理
34aに従ってスワップし、そのスワップデータ
37aをシステムパス20aのデータライン23aに出力する。そして、パスインタフェース12aからコントロールライン21aに、データイネーアル信号
38aが向力される。特用モジュールは、このデータイネーブル信号38aによりデータライン23a上のデータを内部に取込み、次のデータに選集
31a(並びにアドレス)を出力する。なお、第1

思において19a は1つのデータ転送要求(に対するデータ転送)の美了を示すデータエンド番号である。

以上の説明から、例えばメモリ11aのメモリ

アドレス4Aを先頭アドレスとする領域からデータを1パイト単位で属に利用モジュールに転送する場合、アドレスライン22aおよびデータライン23aの状態は、第4回のタイミングチャートに示される通りとなる。なお、第4回において、4A。4A+1。4A+2一はメモリアドレス(リードアドレスデータ)、D4A・1。D4A・2一はメモリ12のそれぞれ4A番地、4A+1番地。4A+2番地一からの1パイトデータを示す。ここでは、システムパス20aが独立のアドレスライン22aおよびデータライン23aを有しているため、第4回のタイミングチャートに示すようにメモリアドレス4A。4A+1。4A+2一をアドレス

ライン22に遺峡的に出力でき、このメモリアドレ

ス4人, 4人+1. 4人+2ーの下位2ピットを

歌く上位アドレスで設定されるワードデータ に対

するスクップデータ D 4A。D 4A~1。D 4A~2~モデータライン23a モ介して連続的に転送できる。即ち、第3回のメモリモジュール10aでは、パス素成の複雑なシステムパスに接続して用いることにより利用モジュールとの間で高速データ転送を行なうことができる。

これに対し、第5 圏に符号10 b で示すメモリ モジュールのように、コントロールライン21 b 、 およびアドレス/データライン22 b から成るパス 構成の質単なシステムパス20 b に接続して用いる 場合のデータ転送は次のように行なわれる。まず、 メモリモジュール10 b 内のパスインタフェース 12 b が得用モジュールからのデータ転送要求31 b を受付け、周葵求31 b がデータリードを示していることを検出すると、メモリ11 b に対してリード イネーブル信号33 b を出かする。またパスインタフェース12 b は、スワッパ13 b に対し、利用モジュールからアドレス/データライン22 b を介して エニンからアドレスグデータライン22 b を介して に送されるメモリアドレス32 b の下位アドレス タ唱 もとに生成したスクップ音響34bを、スクッパ13bに出力する。一方、アドレス/データライン22b上 メモリアドレス32bの下位2ピットを乗く上位アドレス32b。は、メモリモジュール10内のアドレスパッファ14bにラッチされ、メモリ11bに対するクードアドレス35bとして何メモリ11bに出力される。

パスインタフェース12 b からメモリ11 b にリードイネーブル信号31 b が出力されると、アドレスパッファ14 b からのワードアドレス35 b によって設定されるメモリ11 b のワードデータ36 b がススクッパ13 b は、メモリ11 b からの設出しデータ36 b をパスインタフェース12 b からのスワップ 質能34 b に 足ってスワップし、そのスワップデータ37 b を、上記したデータ低選美式(並びにアドレス)の出力スロットの次のスロットでシステムパス20 b のアドレス/データライン22 b に出力する。そして、パスインタフェース12 b からコントロールライン21 b に、データイネーブル信号38 b が出力される。特用モジ

ュールは、このデータイネーブル信号38bにより アドレス/データライン22b上のデータを内部に 取込むと、上記のスワップデータ出力スロットの 次のスロットで次のデータ転送要求31b(並びに アドレス)を出力する。

以上の説明から、第5回の特点において、使えばメモリ11bのメモリアドレス4Aを先輩アドレスとする領域からデータを1パイト単位で順に利用モジュールに転送する場合、アドレス/データライン22bの状態は、第6週のタイミングチャートに示すようにアドレスとデータを交互に出力しなければならず、データ転送速度が低下する。

#### (発明が解決しようとする問題点)

上記したように従来のメモリモジュールでは、 村用モジュールとの間で高速データ転送を行なう ためにはパス構成の複雑なシステムパスに接続し

て用いなければならず、パス機成が簡単なシステムパスに接続して用いるとアドレスとデータを交互に出力しなければならないためにデータを送が 高速化できないという問題があった。

したがってこの兄羽は、アドレス並びにデータの販送に共用されるアドレス/データラインを持つパス構成が簡単なシステムパスに接続して用いても、村用モジュールとの間で高速データ販送が行なえるメモリモジュールを提供することを解決すべき課題とする。

#### [発明の構成]

#### (問題点を解決するための手段)

この発明は、メモリモジュールの利用モジュールからシステムパスのアドレス/データラインを介して与えられるアクセス領域先頭アドレスをラッチするカウンタ機能付きアドレスパッファと、このアドレスパッファの出かによってアドレス知でされるメモリとアドレス/データラインとの国のデータ入出かを行なうスワップ手段と、利用モジュールからシステムパスのコントロールライン

を介して与えられるデータを選長求を受け、上記 メモリのリード/ライト制御並びにアドレスパッ ファのカウント動作制御を行なうと共に、スワッ プ手段を制御するパスインタフェースとを設け、 上記アクセス領域を全てアクセスするのに必要な 一連のアドレスを、パスインタフェースの制御の もとでアドレスパッファにおいて順に生成するよ うにしたことを特徴とする。

## (作用)

上記の構成によれば、利用モジュールは所望のアクセス領域の先頭アドレスを出力した後は、上記アクセス領域の全てをアクセスするのに必要な一連のアドレスを出力する必要がなくなるので、アドレス/データラインをリードデータの転送だけに続けて使うことができ、アドレス/データラインが利用モジュールからのリードアドレスとメモリモジュールからのデータの転送とに交互に用いられる従来例に比べ、高速データ転送が可能となる。

(食質例)

第1回はこの見明 一変無例に低 メモリモ ジュール40のプロック構成を示す。このメモリモ ジュール40は、各種コントロール情報の転送に供 されるコントロールライン51およびアドレス並び にデータの転送に共用されるアドレス/データライン52から成るシステムパス50に接続して用いられる。

第1期のメモリモクュール40において、41は 1ワードが例えば4パイトのメモリ、42はメモリ 41とシステムパス50との関でのハンドシェークに よるデータを送を行なうためのパスインタフェー スである。パスインタフェース42は、関インタフェース42の中心を成す制御路42-1と、+1並びに +2機関を持つ2ピットのカウンタ42-2を有して いる。43はメモリ41とアドレス/データライン52 との間のデータ入出力のためのスワップ動作を行 なうスワッパ、44はメモリ41のワードアドレス (ワード位置)を測定するカウンタ機能分きアドレス リスパッファである。

製御部 42-1は、利用モジュールからのデータ 低温質求 61を受け、再要求 61がデータリードを示 していることを検出すると、メモリ 41に対しリー ドイネーブル 位号 63を出力する。また制御部 42-1 は、データ 転送要求元利用モジュールの処理デー タ 幅、アドレス/データライン 52のデータ 幅、お よびカウンタ 42-2からのパイトアドレス 65。をも

次に、この発明 一支施例の急作を第2回の タイミングチャートを 残して説明する。この支 施労では、メモリモクュール40 村用する扱っか 利用モジュール(西京せず)がシステムパス50... に接続されている。今、この利用モジュール1つ が、メモリ41のメモリアドレス4Aを先輩アドレ スとする所望サイズのメモリ領域のデータをリー ドするために、データリードを示すデータを送り ま61をシステムパス50のコントロールライン51に 出力し、アドレス/データライン52に第2時に示 すように4人番地を示すメモリアドレス(リード アドレスデータ)を出力したものとする。なお、 この利用モジュールの当世データ組は1パイトで あり、メモリアドレス4人はフルワード意思のパ イトアドレスを示しているものとする。明らかな ように、アドレス4Aの下包2ピットは"00" であり、下位2ピットを除く残りアドレス、参ち メモリ41のワード位置を示すワードアドレスはA てある.

アドレス/データライン52上のメモリアドレ

とにデータのスワップ情報 64 (パイトアドレス 65」が"00"の例では、メモリ 41からの4 パイト 設出しデータのうちのパイト 0の 1 パイトをアドレス / データライン 52の所定の 8 ピット領域に出力することを提示するスワップ情報)を生成し、時情報 64をスワッパ 43に出力する。

さて、制御部42-1からメモリ41にリードイネーブル信号63が出力されると、アドレスパッファ44からのワードアドレス65。(ここではメモリアドレス 4 A の下位 2 ピットを除く上位アドレス A の下位 2 ピットを除く上位アドレス A の下位 2 ピットを除く上位アドレス A のよって担定されるメモリ41からの製出しワードデータ68を制御部42-1からのスワップ領報64に従ってスワップし、そのスワップデータ67(ここではワードアドレス A の変するワードデータ D A のパイト O のデータ、即ちメモリアドレス A の確定するパイト位置からの 1 パイトデータ D 4A)をリードデータとしてシステムパス50のアドレス/データライン52に出力する。一方、制御部

42-1は、リードデータ出力を示すデータイネープル信号68をコントロールライン51に出力する。利用モジュールは、このデータイネーブル信号68によりアドレス/データライン52上のデータ 内部に取込む。

制御部42-1は、データイネーアル信号48の出力を行なって1つのデータを送(ここでは1パイトデータを送)を装了すると、もしデータを送費ま元利用モジュールからコントロールライン51を由でデータエンド信号43が与えられていなければ、カウンタ42-28よびアドレスパッファ44のカウント制御を行なう。即ち制御部42-1は、利用モジュールの処理データ循が、この実施側のように1パイトの場合にはカウント信号71によりカウンタ42-2を+2制制し、4パイト(フルワード)であればカウント信号72によりカウンタ42-2を+2制制し、4パイト(フルワード)であればカウント信号73によりアドレスパッファ44を+1制御する。また制御路42-1は、カウンタ42-2の出力(パイト1または+2制御でカウンタ42-2の出力(パイト1または+2制御でカウンタ42-2の出力(パイト

モリアドレス(4A+1.4A+2一)で選定されるパイト位置からの1パイトデータをアドレスノデータライン52を介して連続的に転送することができる。

以上はデータを選奨求元利用モジュールの気 **選データ機が1パイトである場合について製明し** たが、2パイト、武は4パイドの場合にも適用で きる。但し、2パイトの場合にはフルワード境界 またはハーフワード境界からのアクセスであり、 4パイトの場合にはフルワード境界からのアクセ スである必要がある。また、剪記実施例ではメモ リモジュールについて製明したが、この発明はア ドレス質報を用いてデータ書込み/取出し先を指 全する装置全般(各種の入出力装置)に応用でき る。なお、アドレスパッファ44およびカウンタ42 、-2をカウンタ機能付きの1つのアドレスパッファ にまとめ、この新たなアドレスパッファをデータ 転送要求元利用モジュールの処理データ幅に応じ て+1、+2または+4制数するようにしてもよ い。この場合、新たなアドレスパッファの出力の

トアドレス65」)が"00"となる場合にはカウ ント世身73によりアドレスパッファ44を+1制製 する。アドレスパッファ44の出力(ワードアドレ ス85u ) およびカウンタ42-2 出力(パイトアド レス45」)の連絡質権(ワードアドレス45。 告値とパイトアドレスGS」との無罪値)は、メモ り41に分するメモリアドレスを示しており、この メモリアドレスは、1回のデータを送気に上記し た無無路42-1のカウント制御を受け、特別モジュ ールの気要データ風に応じて+1.+2または + 4 されることになる。そして、上記した一選の 並作が、利用モジュールからデータを送要求41が 与えられた場合と興趣に行なわれる。この動作は、 村用モジュールからデ・タエンド信号 69が与えら れるまで絶滅される。したがって、利用モジュー ルは、光望サイズのメモリ領域の先頭メモリアド レス(ここでは4A)をメモリモジュール40に低 送した後は、後続メモリアドレス(ここでは4A + 1、 4 A + 2 一)を転送するめ要がなく、した がってメモリモジュール40内で自動生成されるメ


下位2ピットを除く残りアドレスでメモリ 41のワード位置が数定される。

### [発明の効果]


#### 4. 因素の哲学な説明


第1因はこの発明の一変適例に低るメモリモジュールのプロック構成因、第2回は第1因の構成 の動作を説明するためのタイミングチャート、第 3 間は第1の従来例を示すプロック構成団、指4 間は第1の従来例の身件を説明するた のタイミ ングチャート、第5間は第2の従来例を示すプロ ック構成団、第6間は第2の従来例の身件を説明 するた のタイミングチャートで る。

40-メモリモジュール、41-メモリ、42-パスインタフェース、42-2-カウンタ、43-スワッパ、44-アドレスパッファ(カウンタ機能付きアドレスパッファ)、50-システムパス、51-コントロールライン、52-アドレス/データライン。




出国人代理人 弁理士 鈽 江 武 彦





7/1271 X 44-1 X44-2 X44-3
7-971-23a W Dea W Dea-1 W Dea-2 W Dea-3



フトレス/データ Y 4A X Dua X 4A・1 X Dua-1 X 4A・2 X Dua-2 ライン22b 第 6 日